电子发烧友网 > 控制/MCU > 正文

STM32单片机UART发送配置的步骤及方法

2018年11月08日 16:59 次阅读
字符发送的过程描述:在UART的发送过程中先将数据输入到发送数据寄存器中(TDR)此时(TXE)被硬件置1,之后TDR寄存器将数据串行移入到发送移位寄存器中,将数据在TX端口发送,此时(TC)被硬件置1。发送与接收是逆过程。 UART发送配置步骤: 1.通过USART_CR1寄存器上置位UE来激活USART。 2.编程USART_CR1的M位来定义字长。 3.在USART_CR2中编程停止位的位数。 4.如果采用多缓冲器通信,配置USART_CR3中的DMA使能位(DMAT)。按多缓冲器通信中的描述配置DMA寄存器。 5.利用USART_BRR寄存器选择要求的波特率。 6. 设置USART_CR1中的TE位,发送一个空闲帧作为第一次数据发送。 7. 把要发送的数据写进USART_DR寄存器(此动作清除TXE位)。在只有一个缓冲器的情况下,对每个待发送的数据重复步骤7。 8. 在USART_DR寄存器中写入最后一个数据字后,要等待TC=1,它表示最后一个数据帧的传输结束。当需要关闭USART或需要进入停机模式之前,需要确认传输结束,避免破坏最后一次传输。 在配置USART的接收时,除上面的步骤外,还要使能接收中断并且配置中断向量控制器NVIC。 波特率的计算方法: STM32单片机UART发送配置的步骤及方法 USART的编程: 1.定义USART_InitTypeDef类型的结构体 UART_init 2.使能GPIO的时钟和USART的时钟。(UART1 PA9为TX,PA9为RX) 3.配置UART_init结构体的各参数。 配置波特率、数据位、停止位、奇偶效验位、硬件流、收发模式 4.初始化UART_init结构体的各参数使用函数。 5.使能USART 6.定义GPIO_InitTypeDef类型的结构体GPIO_UART 7.讲相应GPIO引脚(PA10 RX PA9 TX)。 8.初始化GPIO引脚。 在配置接收模式时,还要使能接收中断,并且配置中断向量控制器NVIC。 在发送完数据时,要判断标志TC是否置位,在接收数据时,要判断是否有接收中断请求。

技术专区

下载发烧友APP
打造属于您的人脉电子圈
关注电子发烧友微信
有趣有料的资讯及技术干货
关注发烧友课堂
锁定最新课程活动及技术直播
收藏 人收藏
分享:

评论

相关推荐

如何从STM32F030C8移植到GD32F13...

一、添加芯片类型判断程序: 在库中的启动代码前面加一段,读一下ID code,自动区分一下芯片...
发表于 2018-11-08 16:52 2次阅读
如何从STM32F030C8移植到GD32F13...

STM32F4发送和接收长度数据的判断

STM32F4 串口收发使用DMA还是很方便的。但是配置DMA时需要配置数据长度,这一点对于发送来说...
发表于 2018-11-08 16:25 9次阅读
STM32F4发送和接收长度数据的判断

MCS-51串行接口的SCON寄存器与PCON寄...

串行口控制寄存器SCON 位:SM0 SM1 SM2 REN TB8 RB8 TI RI ...
发表于 2018-11-08 16:21 6次阅读
MCS-51串行接口的SCON寄存器与PCON寄...

怎么通过串口与UART获取数据

发表于 2018-11-08 15:27 6次阅读
怎么通过串口与UART获取数据

UART运行时无法对pic进行编程

发表于 2018-11-08 15:25 4次阅读
UART运行时无法对pic进行编程

连续UART TX中断错误?

发表于 2018-11-08 15:18 9次阅读
连续UART TX中断错误?

加速消息到5ms或更低那么PIC锁定或错误

发表于 2018-11-08 15:13 5次阅读
加速消息到5ms或更低那么PIC锁定或错误

使用Simlator并调试主Projekt时只在观察窗口中看到STATUS和W Register

发表于 2018-11-08 15:08 8次阅读
使用Simlator并调试主Projekt时只在观察窗口中看到STATUS和W Register

UART RX中断问题

发表于 2018-11-08 14:58 10次阅读
UART RX中断问题

请问F28335的AD采集存在噪声如何消除?

发表于 2018-11-08 11:47 15次阅读
请问F28335的AD采集存在噪声如何消除?

新手求tmsf28035寄存器详细资料

发表于 2018-11-08 11:41 15次阅读
新手求tmsf28035寄存器详细资料

请问ADRF6604电路中PIN29 IP3SET什么都不接悬空行吗?

发表于 2018-11-08 09:34 18次阅读
请问ADRF6604电路中PIN29 IP3SET什么都不接悬空行吗?

STM32F103用CUBE配置UART怎么接收中断

发表于 2018-11-08 08:38 71次阅读
STM32F103用CUBE配置UART怎么接收中断

MCS-51单片机寄存器TMOD的工作选择方式解...

GATE为1时,定时器的计数受外部引脚输入电平的控制(INT0控制T0的运行,INT1控制T1的运行...
发表于 2018-11-07 16:39 35次阅读
MCS-51单片机寄存器TMOD的工作选择方式解...

基于STM32F4单片机USART寄存器控制的设...

USART又叫通用同步异步收发器,塔提供了一种灵活的方法与工业使用标准NRZ异步春航数据格式的外部设...
发表于 2018-11-07 16:30 46次阅读
基于STM32F4单片机USART寄存器控制的设...

STM32F103系列单片机中的定时器工作原理解...

STM32F103系列的单片机一共有11个定时器,其中: 2个高级定时器 4个普通定时器...
发表于 2018-11-07 16:30 36次阅读
STM32F103系列单片机中的定时器工作原理解...

如何用stm32使用LWIP网络协议栈实现DHC...

LWIP是一款开源的嵌入式网络协议栈,支持的功能很多,而且能在多任务环境下和单任务裸机环境下跑,今天...
发表于 2018-11-07 16:14 35次阅读
如何用stm32使用LWIP网络协议栈实现DHC...

STM32单片机的复用端口初始化的步骤及方法

STM32有好几个串口。比如说STM32F103ZET6有5个串口,串口1的引脚对应的IO为PA9,...
发表于 2018-11-07 16:06 27次阅读
STM32单片机的复用端口初始化的步骤及方法

降低布线延迟的另一流程

这两个选项可帮助降低控制集。但这两个选项不能与-directive同时使用,所以如果是工程模式下,可...
发表于 2018-11-07 11:11 139次阅读
降低布线延迟的另一流程

如何系统地入门学习stm32?老司机筒子们有自己...

arm 官方也开始推这种通用库了。而此时st发现一剑走天涯的方法的确有很多弊端,开始了stmcube...
发表于 2018-11-06 17:07 260次阅读
如何系统地入门学习stm32?老司机筒子们有自己...

PIC单片机选用存储体0或1的方法

PIC单片机中级产品PIC16C6X的数据存储器通常分为两个存储体,即存储体0(Bank0)和存储体...
发表于 2018-11-06 15:50 56次阅读
PIC单片机选用存储体0或1的方法

STM32单片机如何进行中断调试

1、基本的GPIO配置,注意,因为需要用到普通IO口作为中断输入口,因此是用了IO口德复用功能,因此...
发表于 2018-11-05 16:05 76次阅读
STM32单片机如何进行中断调试

如何调整STM32单片机中flash与时钟速率之...

void Flash_Init(void) { // 调整flash与时钟速率之间的关系...
发表于 2018-11-05 16:05 55次阅读
如何调整STM32单片机中flash与时钟速率之...

基于STM32单片机的端口复用与端口重映射

对于双向复用功能,必须配置为复用功能输出模式(推挽或者开漏),此时输入驱动器配置为浮空输入模式。 ...
发表于 2018-11-05 15:54 52次阅读
基于STM32单片机的端口复用与端口重映射

51单片机的内部组成及应用原理解析

STC89C52:8KFLASH、512字节RAM、32个IO口、3个定时器、1个UART、8个中断...
发表于 2018-11-05 15:22 77次阅读
51单片机的内部组成及应用原理解析

单片机外部接上下拉电阻的好处是什么

1.不要太相信STM32内部的IO上下拉,必要的话,在外部接上下拉电阻。 2.当把JTAG的IO口当...
发表于 2018-11-02 16:27 117次阅读
单片机外部接上下拉电阻的好处是什么

基于S3C2440A定时器的正确使用方法

定时器0和1共用一个8位预分频器,定时器2、3和4共用另外的8位预分频器。每个定时器都有一个可以生成...
发表于 2018-11-02 16:03 58次阅读
基于S3C2440A定时器的正确使用方法

基于STM32单片机对HCSR04超声波的控制

注意:定义GPIOB2为超声输出;GPIOB10为输入,定时器用tim2
发表于 2018-11-02 15:47 115次阅读
基于STM32单片机对HCSR04超声波的控制

多角度讲解高精度SAR ADC的抗混叠滤波考虑因...

理想情况下,与ADC相关的滤波器,特别是那些负责解决频谱混叠问题的滤波器,相比其精度,其幅度响应带宽...
发表于 2018-11-02 11:40 280次阅读
多角度讲解高精度SAR ADC的抗混叠滤波考虑因...

单片机中的冷复位和热复位是什么意思

冷复位用英文来表示是Restart,热复位用英文来表示是Reset。
发表于 2018-11-01 16:25 134次阅读
单片机中的冷复位和热复位是什么意思

基于STM32的IAP升级程序分享

STM8不像STM32那样有个一寄存器管理着中断向量的地址,所以STM32的中断可以任意设置(符合要...
发表于 2018-11-01 16:16 59次阅读
基于STM32的IAP升级程序分享

STM32单片机设计extern全局变量的定义解...

当你建立一个头文件库时,经常会遇到一个问题,就是在A文件中定义一个temple变量,想把它的值传递给...
发表于 2018-11-01 16:10 86次阅读
STM32单片机设计extern全局变量的定义解...

怎样用STM32单片机的GPIO控制LED显示状...

ODR寄存器可读可写:既能控制管脚为高电平,也能控制管脚为低电平。 管脚对于位写1 gpio ...
发表于 2018-11-01 15:45 85次阅读
怎样用STM32单片机的GPIO控制LED显示状...

单片机通用寄存器的分类及应用

通用寄存器可用于传送和暂存数据,也可参与算术逻辑运算,并保存运算结果。除此之外,它们还各自具有一些特...
发表于 2018-10-31 16:50 91次阅读
单片机通用寄存器的分类及应用

FPGA时序的基本概念,RTL项目的设计探索

尽管工程师们很清楚已有 FPGA 工具的参数设置,但是很多时候并没有完全把这些设置的功能发挥出来。一...
发表于 2018-10-31 15:21 314次阅读
FPGA时序的基本概念,RTL项目的设计探索

基于STM32单片机高级控制定时器TIM1和TI...

STM32的通用定时器是一个通过可编程预分频器(PSC)驱动的16 位自动装载计数器(CNT)构成。...
发表于 2018-10-30 16:10 134次阅读
基于STM32单片机高级控制定时器TIM1和TI...

基于STM32单片机对跑马灯的控制

首先要知道普通的IO就两种功能一个为输入,一个为输出。然后再以输入和输出细分为以哪种模式输出、以哪种...
发表于 2018-10-30 16:02 103次阅读
基于STM32单片机对跑马灯的控制

如何选择STM32的启动代码

●小容量产品是指闪存存储器容量在16K 至32K 字节之间的STM32F101xx、STM32F10...
发表于 2018-10-30 16:00 65次阅读
如何选择STM32的启动代码

基于STM32单片机对流水灯的控制

1.跟着例程自己创建自己的工程时,出现了GPIO库文件里有undefined等等,在我们刚开始学习新...
发表于 2018-10-30 15:42 126次阅读
基于STM32单片机对流水灯的控制

基于STM32单片机秒中断源和闹钟中断源的解决方...

在计算机应用上,2038年问题可能会导致某些软件在2038年无法正常工作。所有使用UNIX时间表示时...
发表于 2018-10-30 14:58 55次阅读
基于STM32单片机秒中断源和闹钟中断源的解决方...

基于STM32单片机在手持设备中的应用设计

STM32作为现在最流行的单片机,广泛应用与各个领域。现在的手持设备也经常用STM32作为主控芯片。...
发表于 2018-10-29 15:53 105次阅读
基于STM32单片机在手持设备中的应用设计

基于STM32单片机流水灯控制中的GPIO_In...

学习STM32时,首先要熟悉流水灯例程,在这里就来分析流水灯中的GPIO_Init()函数 例...
发表于 2018-10-29 15:42 94次阅读
基于STM32单片机流水灯控制中的GPIO_In...

ARM7和ARM-Cortex的区别,ARM为什...

IRQ,FIQ定义: 这就是个普通中断,当我们程序定义了该中断,并且在程序运行的时候产生了IRQ中断...
发表于 2018-10-27 11:20 442次阅读
ARM7和ARM-Cortex的区别,ARM为什...

基于STM32单片机FSMC协议分析

FSMC对于类RAM存储器的读操作过程一般是:先发出片选信号、读写信号和地址信号,然后等待数据建立完...
发表于 2018-10-26 15:42 57次阅读
基于STM32单片机FSMC协议分析

基于ESP8266和STM32单片机的程序代码编...

ESP8266模块在STM32上做Server时,外部对其端口进行收发数据的程序,大部分代码都备注了...
发表于 2018-10-25 15:12 186次阅读
基于ESP8266和STM32单片机的程序代码编...

基于stm32单片机利用通用定时器输出PWM

第一步:开启时钟使能 RCC-》APB1ENR:1 位 //开启定时器3 时钟使能 第二...
发表于 2018-10-25 15:05 138次阅读
基于stm32单片机利用通用定时器输出PWM

ST推出了STLINK-V3下一代STM8和ST...

意法半导体推出了STLINK-V3下一代STM8 和STM32微控制器代码烧写及调试探针,进一步改进...
发表于 2018-10-25 14:48 121次阅读
ST推出了STLINK-V3下一代STM8和ST...

分享SNx4HC164八位移位寄存器的特征应用及...

关于八位移位寄存器具有AND门控串行输入和异步清零(CLR)输入。 门控串行(A和B)输入允许完全控...
发表于 2018-10-24 17:04 56次阅读
分享SNx4HC164八位移位寄存器的特征应用及...

基于STM32单片机低功耗模式机制详细解析

本文主要解读STM32低功耗模式的机制,并不侧重STM32低功耗的程序实现,而且借助STM32固件库...
发表于 2018-10-24 16:16 136次阅读
基于STM32单片机低功耗模式机制详细解析

基于STM32单片机的串口使用解析

STM32串口功能比较强大,但仅仅使用串口来说,是很简单的
发表于 2018-10-24 16:11 111次阅读
基于STM32单片机的串口使用解析

基于STM32F103系列单片机的11个定时器解...

STM32F103系列的单片机一共有11个定时器,其中: 2个高级定时器 4个普通定时器...
发表于 2018-10-23 15:54 68次阅读
基于STM32F103系列单片机的11个定时器解...

解决保持时间违例流程

在此情况下,应采用如下图所示的多周期路径约束。其中的第2条约束是对hold的调整,却往往容易被遗漏。...
发表于 2018-10-23 10:10 561次阅读
解决保持时间违例流程

基于STM32单片机ADC连续采集和DMA循环转...

描述:用ADC连续采集11路模拟信号,并由DMA传输到内存。ADC配置为扫描并且连续转换模式,ADC...
发表于 2018-10-22 15:28 130次阅读
基于STM32单片机ADC连续采集和DMA循环转...

基于STM32单片机通过使用宏assert_pa...

固件函数库通过检查库函书的输入来实现运行时间错误侦测。通过使用宏assert_param来实现运行时...
发表于 2018-10-22 15:12 83次阅读
基于STM32单片机通过使用宏assert_pa...

MEMS扫描镜介绍,MEMS微镜按原理区分

MEMS微镜在DLP的应用是一个成功的例子。DLP显示的核心技术则是采用静电原理的MEMS微镜组成的...
发表于 2018-10-22 10:26 584次阅读
MEMS扫描镜介绍,MEMS微镜按原理区分

基于STM32时钟系统的开发及配置

研究过时钟来源,再来研究时钟的去向,MCU自身要能正常运作,即需要一个时钟,这个时钟既是系统时钟(S...
发表于 2018-10-19 15:55 178次阅读
基于STM32时钟系统的开发及配置

STM32单片机常见的工作异常现象分析及解决方案

工作异常现象:main函数中的系统运行指示灯不闪烁,但是初始化过程中点的一个灯是亮的!说明程序运行一...
发表于 2018-10-19 15:55 127次阅读
STM32单片机常见的工作异常现象分析及解决方案

基于stm32单片机,FLASh先擦后写的函数分...

void FLASH_WriteByte(u32 addr ,u16 flashdata1) ...
发表于 2018-10-18 15:30 230次阅读
基于stm32单片机,FLASh先擦后写的函数分...

基于STM32单片机利用ST库函数设置Systi...

对于STM32系列的微处理器中,执行一条指令只需要几十ns,进行for循环时,要实现N毫秒延时,那么...
发表于 2018-10-18 15:12 92次阅读
基于STM32单片机利用ST库函数设置Systi...

基于STM32单片机的功能及特点

STM32是32位的单片机却只要八位单片机的价格,速度也是八位的好几倍。 更重要的是它作为ARM入...
发表于 2018-10-17 16:51 192次阅读
基于STM32单片机的功能及特点

UART是什么?串口工作过程分析

根据下图红色箭头标记可以看出:对于接收来说,它经过编解码模块,然后直接进入到了接收移位寄存器,接收移...
发表于 2018-10-17 15:10 323次阅读
UART是什么?串口工作过程分析

怎样通过UART进行标准IO?

在工程的ASF\sam\utils\syscalls\gcc\syscalls.c文件中,ASF已经...
发表于 2018-10-16 16:25 66次阅读
怎样通过UART进行标准IO?

SN74LV374A 具有三态输出的八路边沿 D...

SNx4LV374A器件是八通道边沿触发D型触发器,设计用于2 V至5.5 VV CC 操作。 特性 2-V至5.5-VV CC 操作 最大t pd 9.5 ns,5 V 典型V OLP (输出接地反弹)&lt; 0.8 V,V CC = 3.3 V, T A = 25°C 典型的V OHV (输出V OH 下冲)> V时 CC = 3.3 V,T A = 25°C 支持所有端口的混合模式电压操作 I off 支持部分断电模式操作 闩锁性能每JESD超过250 mA 17 ESD保护超过JESD 22 2000 -V人体模型(A114-A) 200-V机器型号(A115-A) 1000-V充电设备型号(C101) < /ul> 参数 与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) 3-State Output Rating Operating Temperature Range (C) Pin/Package   var link = "zh_CN_folder_p_quick_link_description_features...
发表于 2018-10-16 10:08 28次阅读
SN74LV374A 具有三态输出的八路边沿 D...

SN74ALVCH162841 具有三态输出的 ...

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VV CC 操作。< /p> SN74ALVCH162841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH162841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为吸收高达12 mA的电流,包括等效的26- 电阻可减少过冲和下冲。 确保上电或上电时的高阻态向下,OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或浮动的输入保持在有效的逻辑电平。 SN74ALVCH162841的工...
发表于 2018-10-16 10:08 21次阅读
SN74ALVCH162841 具有三态输出的 ...

SN74LVTH162373 具有三态输出的 3...

'LVTH162373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 缓冲输出使能(OE < /span>)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线的能力。 OE不影响内部闩锁的操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源或吸收高达12 mA,包括等效的22- 用于减少过冲和下冲的串联电阻。 有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全适用于使用Ioff和上电3的热插拔应用-州。 Ioff电路禁用输出,防止在断电时损坏通...
发表于 2018-10-12 16:27 0次阅读
SN74LVTH162373 具有三态输出的 3...

基于使用STM8单片机I2C方式实现读写操作

STM8S的I2C模块不仅可以接收和发送数据,还可以在接收时将数据从串行转换成并行数据,在发送时将数...
发表于 2018-10-12 16:17 185次阅读
基于使用STM8单片机I2C方式实现读写操作

STM32单片机外部晶振配置时钟设置

由于STM32的库默认是外部晶振8M的情况下实现的,所以配置串口波特率的时候也是按8M,包括主频。 ...
发表于 2018-10-12 16:11 239次阅读
STM32单片机外部晶振配置时钟设置

基于通过寄存器和调用库函数的方式,对比测试STM...

通过在线调试的方式,可以看出1条C语句:GPIOA -> BSRR = 1<<3;//PA3输出高电...
发表于 2018-10-12 15:59 101次阅读
基于通过寄存器和调用库函数的方式,对比测试STM...

基于STM32定时器实现毫秒延时函数

STM32定时器包含基本定时器、通用定时器和高级定时器,其中TIM6和TIM7是STM32当中的基本...
发表于 2018-10-12 15:54 158次阅读
基于STM32定时器实现毫秒延时函数

SN74ALVCH16821 具有三态输出的 3...

这个20位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16821可用作两个10位触发器或一个20位触发器。 20个触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 ...
发表于 2018-10-12 15:46 2次阅读
SN74ALVCH16821 具有三态输出的 3...

SN74ALVTH16373 具有三态输出的 2...

'ALVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于2.5 V或3.3 VVCC < /sub>操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH1637...
发表于 2018-10-12 15:44 2次阅读
SN74ALVTH16373 具有三态输出的 2...

SN74LVTH162374 具有三态输出的 3...

'LVTH162374器件是16位边沿触发D型触发器,具有3态输出,专为低压(3.3V)设计VCC操作,但能够为5 V系统环境提供TTL接口。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)的正跳变时,触发器的Q输出采用在D输入端设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源或吸收高达12 mA,包括等效的22- 用于减少过冲和下冲的串联电阻。 有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸...
发表于 2018-10-12 15:41 0次阅读
SN74LVTH162374 具有三态输出的 3...

SN74LVCH16374A 具有三态输出的 1...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 工作电压范围为1.65 V至3.6 V 输入接受电压至5.5 V 最大tpd为4.5 ns,3.3 V 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持所有端口上的混合模式信号操作(5 V输入和输出电压 具有3.3 VVCC < /sub>) 数据输入上的总线保持消除了对外部上拉或下拉电阻的需求 闩锁性能超过250 mA 每JESD 17 < li> ESD保护超过JESD 22 2000-V人体模型(A114-A) 1000 V充电设备模型(C101) 参数 与其它产品相比 D 类触发器   ...
发表于 2018-10-11 17:45 6次阅读
SN74LVCH16374A 具有三态输出的 1...

SN74ALVCH16721 具有三态输出的 3...

这个20位触发器专为1.65 V至3.6 VVCC操作而设计。 SN74ALVCH16721的20个触发器是边沿触发的D型触发器,具有合格的时钟存储器。在时钟(CLK)输入的正跳变时,如果时钟使能(CLKEN)输入为低电平,器件在Q输出端提供真实数据。如果CLKEN \为高电平,则不存储数据。 缓冲输出使能(OE)\输入将20个输出置于正常逻辑状态(高或低)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16721的工作温度范围为?? 40°C至85°C。 特性 Widebus,EPIC是德州仪器公司的商标。 德州仪器广播公司的成员?家庭 EPIC ?? (增强型高性能...
发表于 2018-10-11 17:10 0次阅读
SN74ALVCH16721 具有三态输出的 3...

SN74ALVCH162374 具有三态输出的 ...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH162374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入端设置的逻辑电平。 输出使能(OE)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为吸收高达12 mA的电流,包括等效的26- 电阻可减少过冲和下冲。 确保上电或上电时的高阻态向下,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持...
发表于 2018-10-11 16:41 0次阅读
SN74ALVCH162374 具有三态输出的 ...

SN74ALVCH162260 具有三态输出的 ...

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 V CC 操作。 SN74ALVCH162260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B输出,设计用于吸收高达12 mA的电流,包括等效的26- 电阻,以减少过冲和下冲。 确保上电或掉电期间的高阻态,OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 提供...
发表于 2018-10-11 16:38 2次阅读
SN74ALVCH162260 具有三态输出的 ...

SN74ALVCH16841 具有三态输出的 2...

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VVCC操作。< /p> SN74ALVCH16841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH16841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16841的工作温...
发表于 2018-10-11 16:06 0次阅读
SN74ALVCH16841 具有三态输出的 2...

SN74LVTH16373 具有三态输出的 3....

'LVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全...
发表于 2018-10-11 15:53 2次阅读
SN74LVTH16373 具有三态输出的 3....

SN74ALVCH16823 具有三态输出的 1...

这个18位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16823具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 SN74ALVCH16823可用作两个9位触发器或一个18-位触发器。当时钟使能(CLKEN)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN置为高电平会禁用时钟缓冲区,从而锁存输出。将清除(> CLR)输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(< span style =“text-decoration:overline”> OE )输入可用于将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 输出使能(OE)输入不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定...
发表于 2018-10-11 15:12 4次阅读
SN74ALVCH16823 具有三态输出的 1...

SN74ABT16373A 具有三态输出的 16...

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...
发表于 2018-10-11 15:07 4次阅读
SN74ABT16373A 具有三态输出的 16...

SN74ALVCH16820 具有双路输出和三态...

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
发表于 2018-10-11 14:49 2次阅读
SN74ALVCH16820 具有双路输出和三态...

SN74ABT16374A 具有三态输出的 16...

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
发表于 2018-10-11 11:46 2次阅读
SN74ABT16374A 具有三态输出的 16...

SN74AHCT16374 具有三态输出的 16...

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
发表于 2018-10-11 11:32 2次阅读
SN74AHCT16374 具有三态输出的 16...

CY74FCT162374T 具有三态输出的 1...

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
发表于 2018-10-11 11:28 2次阅读
CY74FCT162374T 具有三态输出的 1...

SN74ALVCH16260 具有三态输出的 1...

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
发表于 2018-10-11 11:08 6次阅读
SN74ALVCH16260 具有三态输出的 1...

SN74ALVCH16374 具有三态输出的 1...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
发表于 2018-10-11 11:06 2次阅读
SN74ALVCH16374 具有三态输出的 1...

SN74ALVCH16373 具有三态输出的 1...

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
发表于 2018-10-11 11:02 2次阅读
SN74ALVCH16373 具有三态输出的 1...

SN74LVCH16373A 具有三态输出的 1...

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
发表于 2018-10-11 11:00 2次阅读
SN74LVCH16373A 具有三态输出的 1...

SN74ABTH16260 具有三态输出的 12...

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 2018-10-11 10:51 2次阅读
SN74ABTH16260 具有三态输出的 12...

SN74ABT162823A 具有三态输出的 1...

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
发表于 2018-10-11 10:48 5次阅读
SN74ABT162823A 具有三态输出的 1...

SN74ABTH162260 具有串联阻尼电阻和...

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
发表于 2018-10-11 10:45 0次阅读
SN74ABTH162260 具有串联阻尼电阻和...

SN74ABT162841 具有三态输出的 20...

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
发表于 2018-10-11 10:43 4次阅读
SN74ABT162841 具有三态输出的 20...

SN74ALVTH16821 具有三态输出的 2...

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
发表于 2018-10-11 10:35 2次阅读
SN74ALVTH16821 具有三态输出的 2...

SN74ALVTH16374 具有三态输出的 2...

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
发表于 2018-10-11 10:31 2次阅读
SN74ALVTH16374 具有三态输出的 2...

SN74ABTH16823 具有三态输出的 18...

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 2018-10-10 17:15 6次阅读
SN74ABTH16823 具有三态输出的 18...

SN74AHCT16373 具有三态输出的 16...

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
发表于 2018-10-10 16:23 6次阅读
SN74AHCT16373 具有三态输出的 16...

如何使用MAX96705/MAX96706 GM...

学习在PCLK不可用时如何使用MAX96705吉比特多媒体串行链路(GMSL)串行器和MAX9670...
发表于 2018-10-10 03:16 458次阅读
如何使用MAX96705/MAX96706 GM...

如何设置外设管理单元

在系列视频的第2节,我们进一步了解如何设置Maxim的外设管理单元(PMU)。在设置PMU时,只需设...
发表于 2018-10-10 03:10 303次阅读
如何设置外设管理单元

基于LinkedInSTM32F4时钟系统初始化...

SystemInit函数开始先进行浮点运算单元设置,然后是复位PLLCFGR,CFGR寄存器,同时通...
发表于 2018-09-30 15:20 401次阅读
基于LinkedInSTM32F4时钟系统初始化...

硬件乘法寄存器是可以通过CPU汇编指令的读或着写...

对于 8 位,24 位操作数寄存器来说,可以通过字节指令进行操作。用一个字节指令进行的乘法器操作,在...
发表于 2018-09-30 10:35 1153次阅读
硬件乘法寄存器是可以通过CPU汇编指令的读或着写...