运行中配置转换长度的并行FFT(PFFT)设计介绍

来源:网络整理 作者:2018年01月12日 11:46
关键词:FFT
超高速快速傅里叶变换(FFT)内核是任何实时频谱监测系统的必要组成部分。随着各频段无线设备数量的迅速增长,系统必须相应加强对带宽的监测。因此,这些系统需要以更快的速度将时域转换为频域,这就要求进行更加快速的FFT运算。实际上,大多数现代监测系统往往需要使用并行FFT,实现数倍于尖端FPGA(例如赛灵思Virtex®-7)最高时钟频率的采样吞吐量,充分发挥宽带A/D转换器的优势,其可轻松获得12.5Gsps甚至更高的采样率。[1] 同时,随着通信协议日益数据包化,监测信号的占空比在不断降低。这种情况要求大幅度降低扫描重复时间,这就需要使用低时延FFT内核。并行FFT也能在这方面有所裨益,因为时延会随着采样率与时钟速度之比成比例下降。 鉴于所有这些原因,本文将深入介绍可在运行中配置转换长度的并行FFT(PFFT)设计,并说明使用并行FFT可实现的吞吐量和利用率。

FFT的硬件并行化

由于在逻辑中直接实现FFT较为复杂,因此大量硬件设计人员使用各个厂商提供的现成FFT内核。[2]但是,大多数现成的FFT内核使用“流”或者“模块”架构,每个时钟周期只能处理一个或者几个采样,这就会把吞吐量限制在FPGA或者ASIC器件所能提供的最大时钟速度内。PFFT能够提供速度更快的架构。PFFT每个时钟周期可接受多个采样,进行并行处理,并在每个时钟周期内输出多个采样。这种架构可让吞吐量达到器件最大时钟速度的数倍,但代价是增大了占位面积并提高了复杂性。因此,要使用PFFT必须在吞吐量和面积之间进行权衡。典型Virtex-7 FPGA设计所需的权衡方案见图1和表1。 在Virtex-7器件上实现并行FFT的典型性能和面积权衡 表1 - 面积的增加因硬件乘法器的使用造成。吞吐量提升与占位面积之比略高于线性关系,总体而言非常适用于将吞吐量增加至数千兆赫兹采样率。 从权衡的角度,可从表中看出一些普遍特点: 1. 随着并行吞吐量的增加,乘法器(面积)的使用也在增加,但增加的速度稍低(好于线性关系)。 2. 随着并行量的增加,系统时钟速度和时序收敛速度的下降会导致吞吐量的提升低于线性关系。不过在现代FPGA上这种劣化现象正在减轻。 3. 鉴于上述两个原因,吞吐量增长与面积增长的比率总体上要高于线性关系。 4. 时延随着并行化的增大而降低。
12下一页全文
关注电子发烧友微信
有趣有料的资讯及技术干货
下载发烧友APP
打造属于您的人脉电子圈
关注发烧友课堂
锁定最新课程活动及技术直播
声明:电子发烧友网转载作品均尽可能注明出处,该作品所有人的一切权利均不因本站而转移。
作者如不同意转载,既请通知本站予以删除或改正。转载的作品可能在标题或内容上或许有所改动。
收藏 人收藏
分享:
发表评论
elecfans网友
分享到:

用户评论(0